.png){kind=small}
こんにちは、営業部のTZです。
この度、株式会社レゾナック様(旧：昭和電工マテリアルズ株式会社様)のパッケージングソリューションセンタに、FO-WLP、FO-PLPの試作評価用の電解銅(Cu)めっき装置を納入致しました。
今後需要拡大が見込まれるFO-WLP（ファンアウト ウエハレベルパッケージ）や、FO-PLP（ファンアウト パネルレベルパッケージ）向けの電解めっき装置の開発に弊社は力を入れており、今回このようなチャンスをいただけたことには感謝です。
それでは何故、このようなチャンスをいただくことが出来たのか？
これから説明させて頂きますので、お付き合いください。
株式会社レゾナック様 パッケージングソリューションセンタとの取り組み
半導体パッケージの最先端実装技術の最適なソリューションを提供することを目的に、材料メーカー、装置メーカーが連携し、材料、装置の評価が可能な試作開発拠点としてレゾナック（旧昭和電工マテリアルズ）様が設立したオープン・ラボ。
ノートパソコンやサーバー、スマートフォン、ウェアラブル端末などに搭載される、最先端のCPUやメモリでは、トランジスタの微細化が進み、配線幅が10nm以下にまで達しています。このような半導体チップは、半導体パッケージングと呼ばれる多層配線技術によって、チップ端子が形成され、マザーボードへのはんだ付けによって接続されています。
次世代通信規格（5G）が普及段階に入り、半導体パッケージにおいては、今までにない高周波、大容量のデータ通信に対応可能な、優れた機械的特性、電気的特性を持つ微細配線が要求されています。市場からの厳しい要求を満足するためには、材料メーカーと装置メーカーが協力して課題解決を目指すことが必要不可欠となってきました。
その中で、半導体パッケージ用途の各種材料の評価を行うためには、実際に銅(Cu)めっき配線を形成する必要があり、FO-WLP、FO-PLPの試作評価として、今回弊社にお声掛けいただきました。
今後需要拡大が見込まれるFO-WLPとFO-PLP
FO-WLP（Fan Out Wafer Level Package）は、パッケージの薄型化を実現した工法です。従来の樹脂基板を用いず（基板レス）、再配線層（RDL）で異種チップ間の接続も可能となり、高性能スマートフォンのアプリケーションプロセッサで採用されています。また、300mmウエハよりもさらに面積が大きい角型基板を用いたパネルサイズで製造コスト低減を図ることを目的としたFO-PLP（Fan Out Panel Level Package）を採用した製造プロセスの開発が盛んになっています。
東設のめっき装置に求められること
弊社では、磁気デバイス、高周波電子部品、3次元半導体（3D-IC）などの製造工程向けの電解めっき装置、無電解めっき装置の開発、設計、製作、アフターサービスを提供しています。面内均一性に優れ、3μｍ/分の高速めっきに対応した大型角基板の自動搬送式電解めっき装置についても、電子部品メーカー様向けに複数台の納入実績があります。
最後に
いかがでしたか？
めっき装置メーカーとして豊富な経験を持つ弊社に少しでも力になれることがありましたら是非お声掛けください！
東設に興味を持っていただいた方はこちらから。
↓