パワーデバイス製品、半導体レーザー、光通信デバイス基板の電極形成技術についてのお話

こんにちは、営業部のTZです。

世界的な電力需要ひっ迫に伴う省エネ化と、地球温暖化問題への対策が求められる中、現在パワー半導体市場が拡大しています。

特に自動車産業においては、ハイブリッド車、電気自動車の普及拡大に伴い、シリコンIGBTを主としたパワーモジュールの需要が拡大しています。パワー半導体の需要拡大に対応するため海外のパワー半導体メーカーの量産工場では、ウエハサイズの12インチ化による生産能力の増強が進んでいます。このような海外メーカーの動きに追随するように、国内のパワー半導体メーカー各社においても12インチの量産ラインを含む大規模な設備投資計画が発表されています。

次世代パワー半導体の一部のパッケージング工程、半導体レーザー、光通信デバイスなどの電極形成においては、フォトリソによるパターニング後に、電解めっきにより電極、配線形成が行われます。 

共通する技術的な課題として、チップ部分の局部的な発熱への対応が挙げられます。 

製品の小型化や、大電流化、高周波化の要求において、局部的な発熱は、チップ、基板、配線や樹脂などの材料間の熱膨張係数のミスマッチにより内部応力を発生させ、基板の反りや、配線やチップの破断を引き起こすため、製品の歩留まりや信頼性に大きく影響します。 

上記のような電子デバイスに求められる電極形成技術に対し、東設でどのような活動を行っているのかを本記事でご紹介させていただきます。

次世代のパワー半導体であるWBG(ワイドバンドギャップ)半導体

今後さらに市場拡大が予想される車載向けインバーターや5G通信などの用途として、次世代のパワー半導体であるシリコンカーバイド（SiC）、窒化ガリウム（GaN）、酸化ガリウム（Ga2O3）などWBG（ワイドバンドギャップ）半導体が有望視されています。

パワー半導体の電極形成においては、下地のアルミパッド上に、無電解NiAu、NiPdAuめっき被膜を形成したUBM（Under Barrier Metal）や、電解めっきにより形成した金バンプめっきが一般的に用いられています。

しかし、現在では更に高耐圧、低損失、高温動作がパワー半導体では求められる時代となってまいりました。今後はどのような製造プロセスが必要になるか、次の章でお話させていただきます。

電解めっきによるCu,Ag電極形成法採用の増加

ハイブリッド車（HV）や電気自動車（EV）向けのインバーターに用いられるパワーモジュールの一般的な製品においては、複数のIGBTチップの裏面側をセラミックス基板上にはんだ接合して、表面の電極パッド上にワイヤボンディングにより配線を形成する手法が用いられています。モジュール基板においては、両面にアルミニウム板や銅板を直接接合したDBAやDBCが用いられています。より大電流に対応するため、アルミや銅ワイヤボンディングの代わりに、銅リボンや銅プレートではさみこみ、大電流に対応、放熱特性を向上させたモジュールが製品化されています。 

高耐圧、低損失、高温動作が求められるパワー半導体では、現在電気抵抗が低く、熱伝導率が高い銅めっきや銀めっきを採用する動きがあります。またSiCでは、シリコンよりも高温動作が求められるため、はんだを使わず、銅や銀ペーストによるシンタリング（焼結）による接合が検討されていますが、シンタリングの欠点として、焼結時に溶媒が揮発後、空隙が残ってしまい、接合信頼性に悪影響を及ぼすことが挙げられます。 

モジュール基板のセラミックス材料には、アルミナ（Al2O3）の他、電気伝導率が高く、放熱性に優れる窒化アルミニウム（AlN）、窒化ケイ素（Si3N4）などが用いられています。 

セラミックス以外にも、樹脂基板の一部に放熱のためのサーマルビアを形成したり、銅インレイと呼ばれる、チップの直下に銅ピンや銅コインを埋め込んだ構造で、裏面側のヒートシンクに放熱する構造が取られます。また、銅やステンレスなどの金属板上に配線を形成したメタルコア基板が採用されるケースもあります。 

今後は、多層プリント基板内にチップを埋め込み、銅めっきでビア接続する部品内蔵基板タイプや、ファンアウトーウエハレベル/パネルレベルパッケージ（FO-WLP、FO-PLP）タイプなど多種多様なパッケージング技術のパワーデバイス製品への応用が進むと予想されます。

パワーデバイス以外においても、高出力の半導体レーザーや、次世代の光通信デバイスでは、上記のような放熱性の高い絶縁基板が用いられます。基板上に電極パッドを形成し、金スズはんだなどのダイボンド材料を使用してチップがマウントされます。 

素子の発熱が大きいため、局部的な発熱による基板材料間の熱膨張係数のミスマッチによりチップや配線の破断が発生しないよう対策を取る必要があります。 

半導体チップやプリント基板の配線形成工程で最も多く利用されているのが銅めっきです。 LSIやメモリの多層配線、先端半導体パッケージングのような微細配線形成工程とは異なるプロセス要求があります。パワー半導体や半導体レーザー、光通信デバイス用途の銅めっきの一般的な特長として、以下の２つが挙げられます。 

• めっき面積が広い（レジストパターンの開口率が大きい） 

• 膜厚が厚い 

膜厚が均一なめっき膜を成膜を行うためには、用途に応じて、最適な添加剤の選定と、装置条件の最適化が重要となります。 めっき液メーカー各社から、プロセスに適した添加剤が市販されています。 

下図のようにパターンの大小や形状の影響を受けにくく、また、電極パッド上にチップをはんだ実装するため、凹凸が少ない、平坦で矩形性を保ったまま柱状に成長する銅めっきが求められます。 生産性向上のため、プロセス要求を満足しながら、できるかぎり高速で成膜することも重要です。 

レジスト開口パターン面積の大きい厚膜銅めっき

東設の試作・受託開発・受託加工サービス

東設では、ウエハ、樹脂、セラミック基板を対象物とした、電解Cu、Au、Ni、磁性膜（Ni/Fe/Co）めっき、無電解めっきなど幅広く対応しています。また、従来の無電解Niめっきよりも、銅拡散バリア効果が高いコバルトやニッケルとのタングステン合金の無電解めっき成膜も評価可能です。

また、熱応力緩衝材料としての応用に期待が持たれている、低線膨張を示すインバー（NiFe36）めっきも得意としています。インバーめっきに関する記事は【こちら】をご参照ください。

ウエハ加工メーカーと連携し、めっき工程の前後処理、レジスト剥離、ウェットエッチングなどウェットプロセス全般の品質向上を目的とした脱気システムによるウエハの薬液処理、洗浄工程における薬液や純水中の溶存酸素の影響の評価ができます。

こちらのブログ記事には分析測定環境等の詳細も載せていますので、興味のある方は是非！

東設の試作・量産装置の提案

東設では、お客様のご要求に適した、膜厚均一性の優れためっき成膜が可能な手動、半自動、自動搬送式電解Cu/Ni/Au連続積層めっき、無電解めっき装置の設計、製作を承ります。

薄く割れやすいウエハにも対応した自動搬送機構、小口径～１２インチ、大型角基板まで、要求に適した試作用、量産用装置のカスタマイズ設計に対応させていただきます。

レジスト剥離装置、エッチング装置を含めたご提案も可能です。

最後に

いかがでしたか？

お客様の次世代パワー半導体の開発・量産にも東設はお手伝いをさせていただきます。

試作・受託加工・共同開発等、少しでもお悩みの方はぜひ下記までお問い合わせください！

東設めっき技術に興味を持っていただいた方はこちらから。

↓

https://www.tosetz.com/contact