.png){kind=small}
こんにちは、研究開発部のTRです。
本記事では、次世代電子デバイスのキーテクノロジーであるシリコン貫通電極(TSV)形成を低コストで実現させる弊社めっき技術開発のお話をさせていただこうと思います。
チップ間の配線距離の最短化に必要なテクノロジーとなるシリコン貫通電極(TSV)
次世代高速通信(5G)や産業、自動車、交通システム、セキュリティーなど、様々な分野において、モノとモノがインターネットでつながるIoT（Internet of Things）の導入が進んでいます。IoTを構成する電子デバイスには、省エネルギーかつ大量のデータの処理、低遅延が求められます。このような要求を満たすためには、チップ間をつなぐ配線をできる限り短くする必要があります。
シリコン貫通電極（TSV：Through Silicon Via）は、チップ間の配線距離を最短化できる技術です。DRAMの積層や、メモリやロジックなどのチップをシリコンウエハ上で接続するシリコンインターポーザー（2.5D実装）に使われています。しかしながら、装置コスト、生産コストが高く、ごく一部の電子デバイスで採用されるにとどまっています。
現在も、低コストで実現できるTSV形成技術、代替技術の開発が盛んに行われており、今後、様々なセンサーや無線通信など異種デバイスを3次元に積層したIoTデバイスへの応用が期待されています。
ボイドレス/ボイドフリーなTSVめっきを目指したプロセス開発支援
TSVめっきでは、貫通電極内部にボイド（Void）と呼ばれる孔が発生しないよう、めっきプロセスの条件を最適化することが極めて重要です。ボイドが残ると、めっき液の強酸成分である硫酸銅がボイド内に取り残された状態となり、後工程の熱処理に悪影響を及ぼします。
ボイドレス/ボイドフリーめっきを実現するには、TSVのサイズやアスペクト比（孔径に対する深さの比）、パターンの粗密、Cu下地膜の状態、ライナー絶縁層（SiO2膜）の形状など、様々な条件を考慮する必要があります。ボイドレス/ボイドフリーを確保しつつ、生産性を高めるために、めっき時間を短くすることが求められます。またウエハ表面のめっき厚さ（オーバー・バーデン）をできる限り薄くして、後工程のCMPのプロセス時間を短縮することも同時に求められます。
TSVをCuめっきで埋め込むには、めっき前処理時のビア内部に滞留する気泡除去と、めっき処理時のボトムアップを確実なものにしなければなりません。ボトムアップさせるには、ウエハ表面の成膜速度を抑制し、ビアの底からのボトムアップを促進させるための添加剤の選定およびめっき電流密度のマッチングが不可欠となります。添加剤には抑制剤（サプレッサー）、促進剤（アクセラレーター）、平滑剤（レベラー）の３種類があり、ppmオーダーでシビアに濃度管理を行う必要があります。添加剤の濃度分析にはCVS（Cyclic Voltammetry Stripping）分析法が用いられ、専用の分析装置が必要となります。TSVの埋め込み性能は、添加剤の性能によってほぼ決まります。国内外のめっき液メーカー各社がプロセスに応じた添加剤を開発、市販しています。
また、装置性能で重要な点は、ウエハ面内の膜厚均一性です。ウエハの中央と外周部分の電流密度のバラツキが大きいと部分的にボイドが発生する原因となり、ウエハ全面に均一な分布を得るための工夫が必要とされます。アノード（陽極）とカソード（陰極、ウエハ側）の電流分布を安定させるため、アノードには不溶性アノードを用います。またウエハ表面ではパドル撹拌を行い、銅イオンの濃度分布を均一にしています。
TSVは年々微細化と同時に、ウエハ当りのTSVの本数増大する傾向にあり、ボイドレス/ボイドフリーを実現するプロセス確立のための条件出しを繰り返し行う必要があります。
TSV試作開発用フェイスアップ式めっき装置の設計製作
弊社では低コストで実現できるTSV形成技術のために、経済産業省の平成26年度採択サポイン（サポーティングインダストリー）事業を通じて、12インチウエハ用フェイスアップ式自動めっき装置の開発に取り組んできました。
弊社が長年取り扱ってきたフェイスアップ式めっき装置は膜厚均一性に優れており、TSVめっきプロセスにも適しています。3次元半導体チップの製造に不可欠なTSVめっき工程が必要とされる国内の大学、企業、公的機関の試作開発拠点で、弊社のフェイスアップ式めっき装置が活用されています。TSVのみならず、高い膜厚均一性が要求されるCuピラーマイクロバンプ、再配線層（RDL）の成膜プロセスにも用いられています。
研究開発向けとして、小口径ウエハ用の卓上めっき装置、実用化を目的とした試作開発向けに200mｍ、300ｍｍウエハ用のウエハを手動でウエハステージにセットする半自動装置およびカセットToカセットの全自動機の設計製作を行っております。
設備導入に向けて必要となるプロセス開発、試作支援を含め、お客様のご予算、納期に応じたご提案をさせていただきます。
バリアシード層を無電解めっきで形成するプロセス開発
TSV形成電解銅めっきの前に必要になるバリアシード層の形成については、スパッタ装置が使われることが通例ですが、TSVのサイズによっては、技術的なハードル、コストが変わり、アスペクト比が10を超えるサイズとなると、ビア底の付きまわりが悪く、銅めっきの埋め込み不良を起こすなどのリスクが高くなります。TSVの内部に均一な成膜を可能にする代替プロセスとして、CVDやALDが挙げられますが、コスト負担が大きくなります。
そこで弊社では、バリアシード層を無電解めっきで形成する技術についても、プロセス開発、装置開発を進めています。高アスペクト比のTSVにおいて、スパッタリングと比較しても、均一な成膜が可能となり、かつプロセスコストの低減を図ることが可能となります。
東設ができるお客様の研究開発への支援
弊社では電子部品やセンサー関連のメーカー様から、新製品の開発や、生産装置の導入検討を目的とした銅めっきのデモ評価を承っております。社内では、CVS分析装置、断面研磨機を有しており、TSVやビアフィリング、スルーホールめっきの基礎評価を行う環境を整えています。
通常、お客様からシリコンやガラス、樹脂など、テストサンプルをご支給いただき、めっきプロセスの評価をしておりますが、必要に応じて、専用のめっき治具の製作を行ったり、弊社でウエハ加工メーカーからテスト用サンプルを調達することも可能です。
ご要求のプロセス条件に適した生産装置のご提案、お客様社内用めっき実験機の設計製作もさせていただきます。
最後に
いかがでしたか？
東設ではTSV、ビアフィリング、スルーホールめっきに対し豊富な経験を持つプロセスエンジニアがお客様の研究開発を支援させていただきます！
東設に興味を持っていただいた方はこちらから。
↓
https://www.tosetz.com/contact