きちんとしたコンピュータデスク

BLOG

ブログ

これからの電子デバイスの高度な実装に必要とされる「はんだめっき」のお話



こんにちは、研究開発部のTRです。


本記事では、近年の電子デバイス製品の製造、実装にて要求されている、配線の微細化、高密度化に対し、弊社の電解めっき法によるはんだ形成プロセスのお話をさせていただこうと思います。



電子デバイスの実装に必要な「はんだ」とは?

「はんだ付け」というと、はんだごてを使って、電子部品や配線をプリント基板に接続するイメージを持たれる方も多いと思います。これは「はんだ」(Solder)という、低融点のスズと鉛の合金に熱をかけて一時的に溶かすことで、電子部品の端子や配線と、プリント基板側の配線を接続するといった工法です。昨今、電子デバイス製品においては、環境規制に伴って、鉛フリーはんだが用いられています。また、近年の電子デバイスの実装においては、配線の微細化、高密度化に対応するため、電解めっき法によるはんだ形成プロセスが採用され始めています。また、接続信頼性確保を目的として、低融点はんだのニーズが高まっています。




鉛フリーはんだへの対応

2000年代には欧州を中心とした環境意識の高まりにより、RoHS指令等で人体に有害な鉛の使用が規制されるようになったのを機に、鉛フリーはんだが開発され、スズ(Sn)、銀(Ag)、銅(Cu)のはんだ合金製品が広く普及しています。


プリント基板への電子部品の表面実装においては、はんだボールとはんだペーストが配線接続の手法として一般的に用いられています。はんだボールはマウンターで半導体チップ端子に載せます。ソルダーペーストはプリント基板上にスクリーン印刷で塗ることではんだ層を形成します。これらの工程の後に、リフロー炉で加熱によりはんだを溶かすことでプリント基板上の電子部品を一度に接続します。


半導体チップの小型化、高性能化に伴い、接続ピン数が増加するにつれて、フリップチップボンディングに用いられるBGA(Ball Grid Array)のさらなる微細化、狭ピッチ化に対応することを目的としたウエハレベルのめっきプロセスによる鉛フリーはんだ形成技術が普及しつつあります。



Cuピラーバンプの形成

はんだボールではリフロー時に横方向に大きく広がります。短絡させないよう端子間ピッチを確保する必要があり、狭ピッチ化には限界があります。さらに微細化が求められる半導体チップでは、ウエハレベルでの電解めっきによるCuピラーバンプが採用されています。Cuピラーは、より少量のはんだで接合することが可能です。電極の直径が数ミクロン~数10ミクロンのバンプを「マイクロバンプ」と呼んでいます。


Cuピラーバンプ形成工程では、スパッタリングによるTi/Cuシード層(導電層)形成後、フォトリソによりレジストパターンを形成し、開口部(電極形成部)にCuめっきで柱状の電極を形成し、さらにバリア層としてのニッケルを形成、その上にスズ-銀(Sn-Ag)など鉛フリーはんだを連続的に形成します。これら3種類の積層めっきは1台のめっき装置で連続処理されます。Cuピラーの高さ(めっき膜厚)のバラツキが大きいと実装する際の接続性に直接影響するため、めっき工程においてはシビアな膜厚均一性を確保することが極めて重要です。



Cuピラーバンプ形成プロセスフロー



低融点はんだめっきへの対応

異種デバイスを積層した3次元半導体(3D-IC)やシリコンインターポーザを用いた2.5D実装の普及に伴い、接続端子の微細化が進んだ結果、基板材料間の熱膨張係数のミスマッチによる基板の反りや配線の断線の問題が顕在化してきました。実装工程においては、リフロー温度の低温化を図るため、低融点はんだが検討されています。


低融点はんだの候補として挙げられるのが、スズ-ビスマス(Sn-Bi)やスズ-アンチモン(Sn-Sb)などのスズ合金や、低温化でも展性・延性に優れる低融点金属であり、また放熱性にも優れるインジウム(In)などです。電子デバイスの高度な実装や、製品の使用温度範囲がシビアな条件において検討が行われています。



最後に

いかがでしたか?


東設ではウエハプロセス向けのはんだめっき装置の設計製作および装置導入に向けたデモ評価を承っております!はんだめっきのことなら弊社にご相談ください!



東設に興味を持っていただいた方はこちらから。

https://www.tosetz.com/contact




閲覧数:44回