top of page
きちんとしたコンピュータデスク

BLOG

ブログ

中小企業 研究開発展(サポイン・サビサポ)に出展します!

更新日:2022年12月26日



こんにちは、営業部のTZです。


2023年12月14日~12月16日に東京ビッグサイト(東7ホール)で開催されます「中小企業 研究開発(サポイン/サビサポ)展」に出展いたします!


今回、出展内容として、平成26年度サポインで採択されました、計画名「低消費電力半導体の貫通電極ウエハボイドレス超高速めっき装置技術の開発」を展示します。

是非、皆様にご来場いただきたく。開催日時・場所は下記をご覧ください。


ブースNo.:①-23 会 場:東京ビッグサイト東8ホール 時 間:12/14(水) 11:00~17:00     12/15(木) 10:00~17:00     12/16(金) 10:00~16:00



出展内容のちょっとしたご紹介を…

今回の開発成果を簡単に言うと、3次元半導体の製造プロセス用途を目的とした、全自動300mmウエハ用フェイスアップ式めっき装置の開発です。

ビア内部の気泡を除去する脱気前処理プロセスを開発し、シリコン貫通ビア(TSV)のボイドレスめっき、高い膜厚均一性を実現する再配線層(RDL)めっきを実現しました。



次世代半導体デバイスでは、電解めっきによるTSV、RDL、μ-Bumpを用いたチップ間接続が必須とされます。高いウエハ面内膜厚均一性を実現でき、かつ低コストな全自動めっき装置が求められています。シンプルな装置構成により、初期投資コストの低減に貢献します。



高アスペクト比TSVに安価に均一な薄膜形成ができる無電解めっきの開発にも取り組んでいます!

現在、TSVウエハ加工は12インチウエハ用途の製造装置による生産ライン構築が前提となっており、多額の投資コストがかかるため、海外の大手半導体メーカーに限られています。

一方、日本では、パワー、ディスクリートなどアナログデバイス、センサ、高周波フィルターなど、8インチ以下の半導体生産ラインが数多く稼働しています。

このような既存の半導体工場を活用して、低コストでTSV加工が可能になれば、異種デバイスの集積化が容易となり、より高付加価値な製品を生産できます。


このような最先端の分野において、弊社のめっき技術・装置技術を応用できないかと考え、研究開発に取り組んでおります。以下にご紹介する研究開発プロジェクトでは、無電解CoWBめっきによりバリアシード層形成を行い、電解Cuめっきによるコンフォーマルな配線形成により、低コストなTSV形成技術の実現を目指しました。



関連記事もご覧ください!

関連記事として、下記2つの記事も公開しておりますので、是非ご覧ください。


「Φ8インチ極深孔TSVウエハへの無電解バリアシードめっき膜の形成」

https://www.tosetz.com/post/_0021


「めっきによるオールウェット微細配線の形成技術開発のお話」

https://www.tosetz.com/post/_0014



お客様へのメッセージ

お客様固有のプロセス要求、スループットに応じためっき装置のカスタマイズ設計を弊社は得意としています。経験豊富なプロセスエンジニアが、装置製作のみならず、研究開発から試作、量産に至るまで、プロセスコンサルティング、フィールドサポートを含めたトータルソリューションをご提案いたします!



東設に興味を持っていただいた方はこちらから。

https://www.tosetz.com/contact

閲覧数:44回
bottom of page